# JP63016496A

## **MicroPatent Report**

## SEMICONDUCTOR MEMORY DEVICE


[71] Applicant: NEC CORP

[72] Inventors: NAGAO HARUKI

[21] Application No.: JP61161128

[22] Filed: 19860708

[43] Published: 19880123



Go to Fulltext

**Get PDF** 

## [57] Abstract:

PURPOSE: To eliminate the need to execute an address management whose processing is complicated, by adding a code data for showing an attribute, to a holding data, and generating an address by this code data. CONSTITUTION: A selection of four modes of storage, read-out, retrieval and erasion of a data is executed by writing the information of 2 bits in a code register 2. In the code register, a code data and mode selecting information are contained, and also, write of the code data to the code register 2 is executed irrespective of a signal on an element selecting terminal CS. A code comparator circuit always compares the code data in the code register 2, and a code data of a data which has been held in a main memory circuit 6, and gives its result to an address generating circuit 7. A controlling circuit 10 receives an effective signal of the element selecting terminal CS and shifts a memory device to a usable state. COPYRIGHT: (C)1988,JPO&Japio

[51] Int'l Class: G11C01134



⑲ 日本国特許庁(JP)

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭63-16496

@Int\_Cl.4

識別記号

庁内整理番号

43公開 昭和63年(1988)1月23日

G 11 C 11/34

8522-5B

審査請求 未請求 発明の数 1 (全5頁)

**到特 頭 昭61-161128** 

**20出 願 昭61(1986)7月8日** 

⑩発明者 永尾 春樹

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

20代理人 弁理士内原 晋

明料料物

発明の名称
半導体記憶装置

#### 2 特許請求の範囲

3. 発明の詳細な説明

東京都港区芝5丁目33番1号

〔産業上の利用分野〕

本発明は半導体記憶装置に関する。

〔従来の技術〕

従来、この他の半導体記憶装置は、単に指定されたアドレスに与えられたデータを記憶する機能 と指定されたアドレスの記憶データを出力する機能 能しか有しないものが知られている。

[発明が解決しよりとする問題点]

上述した従来の半導体記憶装置は、単化データを記憶する機能しかないため、記憶装置を制御する演算処理装置が、記憶領域の割当て、開放の処理を行っている。特に記憶装置が変数データ用に割当てられている時、演算処理装置の記憶領域割当て、開放及び変数データアクセスの処理は極めて頻繁に行われるため演算処理装置の仕事は記憶領域管理のため頃雑になるという欠点があった。

[問題点を解決するための手段]

本発明の半導体記憶装置は、任意データを記憶 するデータ記憶部と前記任意データの属性を示す 符号データを記憶する符号記憶部とからなる主に 億回路と、データ入出力端子に加えられるデータ と前記データ記憶部のデータとを比較するぞう 比較回路と、前記記録子に加えられる符号 上較回路と、前記符号比較の大名符号 比較回路と、前記符号比較の出力にあって下 比較回路と、前記符号比較の出力にあって下 と取回路と、前記符号比較の出力にあって下 なななするでは、前記記憶の大きに 生成回路の大谷号データと 生成回路の大谷号データと 生成でするでは 生成でするでは 生成でするでは 生成でするでは 生成でするでは 生成でするでする 生成でするので になずるので となずるクリア回路とを含む もなるので となるクリア回路とを含む もなるので となるクリア回路とを含む もなるので となるクリア回路とを含む もなるので となるクリア回路とを含む

#### 〔疾施例〕

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の一英施例のブロック図である。 との実施例は、任意データを記憶するデータ記 憶部6-1 と前記任意データの異性を示す符号デ ータを記憶する符号記憶部6-2 とからなる主記 像回路と、データ入出力端子DATA に加えられ

ータラッチ回路5の符号データとを比較し一致していればアドレス生成回路7に停止信号を供給する回路であるが、データ検索時にはデータ比較回路3からの一致信号を受けたときにのみ前述の停止信号を発生する。データラッチ回路5は、データ入出力潜子DATA上の任意データ及び符号で受けてラッチし、主記憶回路6への普込み用レジスタとして働くほか、主記憶回路6内の指定されたアドレスの情報をデータ競出し端子DR上のデータ競出し有効信号を受けてラッチしデータ入出力端子DATAへ供給する。

アドレス生成回路 7 は衆子選択端子 C S 又はカスケード入力端子 C I 上の信号が有効となると、 敢下位アドレス(0)から順次最上位アドレス(n)へ向ってアドレスを生成し、カラムデコーダ 8 へ供給 する。

次に、この実施例の動作について説明する。 第2図は、本発明の半導体記憶装置の使用時の 接続を示すブロック図である。 るデータと前記データ記憶部6-1 のデータとを 比較するデータ比較回路3と、前記入出力端子 DATA に加えられる符号データと前配符号記憶 部6-2 のデータとを比較する符号比較回路4と 前配符号比較回路4の出力によってアドレス生成 を停止する、前記主記憶回路6のアドレスを指定 するアドレス生成回路7と、前配アドレス生成回路7及び前配主記憶回路6に記憶された任意データと行号データをアドレス毎に取出して保管する データラッチ回路5の内容を消去するクリア回路 9とを含むものである。

データラッチ回路1はデータ入出力端子DATA上のデータをデータ軽込み端子DW上の被込み有効信号を受けてラッチする。符号レジスタ2はデータ入出力端子DATAの符号データをデータ審込み端子DW上の哲込み有効信号を受けてラッチする。データ比較回路3はデータラッチ回路1の内容とデータラッチ回路5の任意データとを比較し一致すれば符号比較回路4に一致信号を供給する。符号比較回路4は符号レジスタ2の内容とデ

この実施例はデータの記憶、説出し、検索及び 消去の4つのモードを有している。これらのモー ドの選択は符号レジスタ2に2ピットの情報を審 込むことで行われる。符号レジスタ2には符号デ ータ及びモード選択情報が含まれる。又符号レジ スタ2への符号データの審込みは素子選択端子CS 上の信号に関係なく行われる。

次に、前述の各モードにおける動作説明を行う。 (1) データ客込みモード

演算処理装置Aからデータ入出力端子DATAを経由して符号レジスタ2へ所定の符号データ及びモード選択情報を奪込む。データ入出力端子DATAは k ピットのパスで構成されており符号レジスタ2のピット長は k ピット以下の&ピットとする。

演算処理装置Aは素子選択端子CS上の信号を有効にすることにより半導体配置装置M1.~M.」のうち1つを使用可能状態にする。ことで半導体配置装置M1 が選択され、使用可能になったものとする。

アドレス生成回路7は主記憶回路6内の空き 番地を調べその最下位アドレスを生成する。符 号記録部6-2には、空き番地であるかどりか を示すデータが判定用ビットとして含まれてい るとする。

いま、半導体記憶装徴M に空き番地があったとする。主記憶回路6はデータ長(k+4)ビット、筋長nワード構成とする。演算処理装置

M: のカスケード出力選子CIに接続されている。配憶装置M: がはそのカスケード入力端子CIに記憶接置M: のカスケード出力端子COからの有効信号を受けとると、演算処理装置Aから与えられる次のデータから上述のような普込み動作を記憶装置M: に代って行う。

#### (2) データ號出しモード

Aはデータ入出力端子DATA ヘデータを与え データ音込み端子 DWに有効信号を送る。デー タラッチ5はデータ書込み端子 DWに有効信号 が与えられるとデータ入出力端子 DATA 上の、 演算処理装置Aより与えられているデータ及び 符号レジスタ2に保持されている符号データの みを取込む。テータラッチ回路5亿取り込まれ たデータ及び符号データは主記憶回路6のアド レス生成回路1により指定されたアドレスに書 込まれ保持される。データ及び符号データが主 記憶回路6へ転送されるとアドレス生成回路7 は次の空き番地の最下位アドレスを生成する。 空き沓地は必ずしも連続である必要はない。頂 算処理装置Aは次からはデータのみデータ入出 力端子 DATA に与えデータ普込み端子 DWに 有効信号を送ることでデータを属性符号付で書 込むことができる。又アドレス生成回路?は主 記憶回路6に空き番地がない事を確認するとカ スケード出力端子COに有効信号を設定する。 カスケード出力端子COは次の半導体記憶装置

たデータのアドレスを生成する。又アドレス生成 回路 7 は主記憶回路 6 内に符号レジスタ 2 内符号データと向一の符号を持ったデータを全くもしくはより上位のアドレスに見つけられない場合はカスケード出力論子 C O に有効信号を送ることで次の記録素子にデータの説出し制御を移す。

#### (3) データ検索モード

符号レジスタ2に指定する符号データ及 一ド選択情報を審込む。アドレス生成回路では 柔子選択端子CSに有効信号が演算処理装置である なら与えられたら符号レジスタ2の符号データ に向一の符号つまり同一版性をもったデータの があったが与えられたがです。 のでではでする。データ人出力端子DATAに演算処理 と、データラッチ回路Iはデータ入出力端子 と、データラッチ回路Iはデータ入出力端子 と、データラッチ回路Iはデータ入出力端子 と、データラッチ回路Iはデータ入出力だ子 と、データラッチ回路Iはデータ入出力だ子 のと、データラッチの路Iはデータ入出力だ子 のと、データラッチの路Iはデータ入出力だ子 のと、データラッチを の路5はアドレス生成回路7により指定された アドレスのデータを取込む。データ比較回路 3 はデータラッチ回路 1 内 データ及びデータラッ チ回路 5 内データを比較し、一致もしくは不一 **致情報を符号比較回路を経由してメモリ内デー** タ端子DM及びアドレス生成回路1K与える。 **ナドレス生成回路 7 はデータ比較回路 3 よりデ** --ター数情報を得ればただちに処理を中断する が、情報が不一致のものであれば次の何一属性 をもったデータのアドレスを生成し比較動作を くりかえす。又アドレス生成回路7は主記憶回 路 6 を検紮し一致するデータがなければカスケ - ド出力始子 COに有効信号を出力し次の記憶 装置にデータの検索動作のトリガーを与える。 次の記憶装置はカスケード入力端子CIに有効 信号を受けると検索動作を開始し、一致すれば メモリ内データ端子DMに有効信号を与え、一 致するものがなければカスケード出力端子CO に有効信号を与える。

(4) データ消去モード

符号レジスタ2に指定する符号データ及びモ

す。

### 〔発明の効果〕

以上配明したように本発明は、保持データに属性を示す符号データを付加しこの符号データによりアドレスが生成されるためあるまとまったデータ毎に配慮常子を割当ているのと同じ処理が行える。このため演算処理装置が行う、変数データのための領域確保、開放、再編成、データの書込み、読込み等の処理が複雑なアドレス管理をしなくても良いため極めて簡略化できる効果がある。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例のブロック図、第2 図は本発明の使用時の接続を示すブロック図である。

1 ……データラッチ回路、2 ……符号レジスタ、3 ……データ比較回路、4 ……符号比較回路、5 ……データラッチ回路、6 ……主記憶回路、6-1 ……データ記憶部、6-2 ……符号記憶部、7 … … アドレス生成回路、8 ……カラムデコーダ、9

一ド選択情報を書込む。案子選択機子CSK有効信号が演算処理委留から与えられるとアドレス生成回路7は符号レジスタ2内の符号をもったデータを主記憶回路6トレスを主記憶回路7にからクリアータのアドレス生成回路7で指定されたデータを子で開発をもれるとクリアドレス生成回路7で指定されたデータを表示を受けたの間によりの同一減性をもったでしたのではカスケード出力端子COK有効信号を大の記憶委協に制御を移す。

符号比較回路4は常に符号レジスク2内の符号データと主記憶回路6に保持されているデータの符号データとを比較し結果をアドレス生成回路に与える。制御回路10は素子選択端子CSの有効信号を受け記憶装置を使用可能状態へ移

……クリア回路、10……制御回路、A……演算 処理装置、CI……カスケード入力端子、CO… …カスケード出力端子、CR……クリア端子、 CS……紫子選択端子、DATA ……データ入出 力端子、DM……メモリ内データ端子、DR…… データ試出し端子、DW……データ客込み端子、 M1~M3……半導体記憶装置。

代理人 弁理士 内 原



# 特開昭63-16496(5)

